# 日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 7月24日

出願番号

Application Number:

特願2000-223125

出 願 人
Applicant(s):

三洋電機株式会社

2001年 5月11日

特許庁長官 Commissioner, Japan Patent Office





合せ等に用いられるアライメントマーク(位置検出溝)を備える半導体装置及び その製造方法に関する。

[0002]

# 【従来の技術】

半導体装置の微細化や高集積化に伴い、その製造工程、特にフォトリソグラフィ工程に際しては、半導体基板上に形成されたパターンと次に形成されるパターンのためのフォトマスクとを精度よく重ね合わせることが益々重要になってきている。そして、このようなフォトマスクの位置合せは、例えば、特開平11-67620号公報に記載されているように、基板上に形成されたアライメントマーク(位置検出溝)の位置を検出することで行われる。なお、このアライメントマークは通常、上記フォトマスクの位置合せのみを目的として形成される。

[0003]

一方、半導体装置の素子分離構造としてLOCOS(LOCal Oxidation of Silicon)法が用いられ、素子分離絶縁膜が形成された半導体基板上に導電膜のパターニングを行うような場合には、それら素子分離のための絶縁膜と素子領域との間の段差部を上記アライメントマークとして利用することができる。すなわちこの場合、アライメントマークを形成するための何ら特別な工程を設けずとも、同段差の位置をアライメントマークとして検出することで、上記必要とされる位置合せを行うことができるようになる。

[0004]

### 【発明が解決しようとする課題】

ところで近年、半導体装置の更なる微細化、高集積化に対応するために、素子分離構造としても、上記LOCOS法に代わり、STI(Shallow Trench Isolation)法が用いられることが多い。ただし、このSTI法を用いて各素子領域の分離を行う場合、上述したアライメントマークの形成に関して、新たに次のような問題が生じることがある。以下、図4及び図5を用いて、STI法を用いた素子分離溝の形成工程を説明しつつ、この問題について述べる。

[0005]

このSTI法にあっては、その素子分離溝の形成に先立ち、まず図4(a)

に示すように、半導体基板101上にシリコン酸化膜111'及びシリコン窒化膜112aを積層形成した後、リソグラフィ法によって素子分離溝の開口パターンに対応した所望のパターンのレジスト113を形成する。

[0006]

次に、図4(b)に示すように、上記レジスト113をマスクとして異方性エッチング法によりシリコン窒化膜112aをエッチングし、上記パターンに対応した所望のパターンにてシリコン窒化膜112bを形成する。そして、このシリコン窒化膜112bをマスクとした異方性エッチング法により、シリコン酸化膜111'と半導体基板101とをエッチングすることで、半導体基板101に素子分離溝140及びアライメントマーク用の溝150を形成する。またこのとき、同時に素子領域120や素子領域130が区画形成される。

[0007]

その後、図4 (c) に示すように、HDP-CVD (High Density Plasma-Ch-emical Vapor Deposition) 法により、全面にシリコン酸化膜114を形成する。そして更に、図5 (a) に示すように、シリコン酸化膜114の窪んだ領域、すなわち上記各溝140及び150の存在に起因して同シリコン酸化膜114の基板面からの高さが低くなっている領域の上方にリソグラフィ法によりレジスト115を形成し、これをマスクとしてシリコン酸化膜114のエッチングを行う。なお、ここでの処理は、後述する半導体基板101表面のCMP (Chemical Mechanical Polish) 法による平坦化を補助するために施す処理である(例えば、「Joost Grillaert et al,"A novel approach for the elimination of the pattern density dependence of CMP for shallow trench isolation: (トレンチ形成におけるCMP法のパターン依存性の除去について)",CMP-MIC,pp.313-318,1998」参照)。

[0008]

上記態様にて、シリコン酸化膜114の一部を除去した後は、図5(b)に示すように、レジスト115を除去した後、CMP法によってシリコン窒化膜11 2bをストッパ膜として、同シリコン窒化膜112bとシリコン酸化膜114と を平坦化する。なお、図5(b)においては、この平坦化されたシリコン窒化膜 をシリコン窒化膜112cとして表記し、同じく平坦化されたシリコン酸化膜については、上記素子分離溝140に埋め込まれているものを141a、また上記アライメントマーク用の溝150に埋め込まれているものをシリコン酸化膜151aとしてそれぞれ表記している。

# [0009]

そして、図5 (c)に示すように、熱燐酸により上記平坦化されたシリコン窒化膜112cを選択的に除去してから、フッ酸によりシリコン酸化膜111を除去することで、半導体基板101上に素子分離領域141b並びにアライメントマーク領域151bを形成する。なお、これら素子分離領域141b及びアライメント領域151bは、上記シリコン窒化膜112cやシリコン酸化膜111の除去後に残留したシリコン酸化膜141a及び151aによって形成されている

### [0010]

こうして素子分離領域141b及びアライメントマーク領域151bを形成した後は、所望とする半導体装置に応じた洗浄工程やイオン注入工程を経た後、例えば導電膜のパターニングが行われる。そして、フォトリソグラフィ技術によって導電膜を形成する際には、上記アライメントマーク領域151bと半導体基板101との段差を検出することで、導電膜のパターンを形成するためのマスクと半導体基板101上の素子領域との位置合せが行われることとなる。

#### [0011]

ところで、こうした構造を有する半導体装置にあっては、上記位置検出溝15 1bと半導体基板101との段差がある程度大きくなければ、上記位置合せのためにこれを精度よく検出することが困難である。

### [0012]

一方、半導体装置の微細化を促進する観点からすれば、上記素子分離領域14 1bと素子領域との段差は可能な限り小さく形成されることが望ましい。これは、半導体装置の微細化に伴って、フォトリソグラフィ工程におけるフォーカスマージンも小さくなり、所望の精度のパターンを得るための下地膜の平坦性に対する要求が益々厳しいものになってきているという事情による。

### [0013]

しかし、上記構造の半導体装置、あるいはその製造方法によれば、STI法による素子分離領域の形成方法をそのまま用いてアライメントマーク領域の形成も併せて行うことができるとはいえ、それら各領域の構造は基本的に同一の構造しか採り得ないため、これら相反する要求に応えるにも自ずと限界があった。また、アライメントマークとする段差の形成のみを目的とした別途の工程を追加することは、製造コストの増加につながり望ましくない。

### [0014]

本発明は上記実情に鑑みてなされたものであり、その目的は、STI法による素子分離溝の実現に際し、何ら新たな工程を追加することなく、素子分離領域と素子領域との段差の抑制、並びに位置合せ精度の確保を併せ図ることのできる半導体装置及びその製造方法を提供することにある。

# [0015]

# 【課題を解決するための手段】

以下、上記目的を達成するための手段及びその作用効果について記載する。

請求項1に記載の発明は、半導体基板上に素子分離溝が形成された半導体装置 において、前記素子分離溝の溝深さに略等しく、且つ同素子分離溝に埋め込まれ た絶縁物と同一物質の絶縁物がその溝縁に満たない高さまで埋め込まれた位置検 出溝を備えることをその要旨とする。

#### [0016]

上記構成によれば、素子分離領域の形成後の工程において成膜する膜のパターニングを行うに際して、位置検出溝には絶縁物がこの溝の側壁の高さよりも低いところまでしか形成されていないため、この位置検出溝と他の部分との段差を利用して同パターニングに用いるマスクと半導体基板との位置合せを精度良く行うことができるようになる。しかもこの位置検出溝は、素子分離溝のための基板の開口や、絶縁膜の堆積、平坦化のためのエッチングの各工程によって形成することができるため、この位置検出溝の形成のために何ら新たな工程を設ける必要もない。

### [0017]

Date: July 20, 200

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Masaki HIRASE et al.

Serial Number: **NEW** 

Filed: July 20, 2001

For: SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

# CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Director of Patents and Trademarks Washington, D. C. 20231

Sir:

The benefit of the filing date of the following prior foreign applications is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2000-223125, Filed July 24, 2000

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

Respectfully submitted,

ARMSTRONG, WESTERMAN, HATTORI, McLELAND & NAUGHTON, LLP

> Donald W. Hanson Attorney for Applicants

> > Reg. No. 27,133

Atty. Docket No. 010917 1725 K Street, N.W., Suite 1000 Washington, DC 20006

Tel: (202) 659-2930

Fax: (202) 887-0357

DWH/IIf



【書類名】 特許願

【整理番号】 NBC1002055

【提出日】 平成12年 7月24日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/76

H01L 21/027

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号

三洋電機株式会社内

【氏名】 平瀬 征基

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号

三洋電機株式会社内

【氏名】 嶋田 聡

【特許出願人】

【識別番号】 000001889

【氏名又は名称】 三洋電機株式会社

【代表者】 近藤 定男

【代理人】

【識別番号】 100111383

【弁理士】

【氏名又は名称】 芝野 正雅

【連絡先】 電話03-3837-7751 法務・知的財産部 東

京事務所

【手数料の表示】

【予納台帳番号】 013033

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9904451

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】半導体基板上に素子分離溝が形成された半導体装置において、

前記素子分離溝の溝深さに略等しく、且つ同素子分離溝に埋め込まれた絶縁物と同一物質の絶縁物がその溝縁に満たない高さまで埋め込まれた位置検出溝を備えることを特徴とする半導体装置。

【請求項2】半導体基板に素子分離溝及び位置検出溝を形成する工程と、 前記素子分離溝及び位置検出溝に絶縁物を充填する工程と、

前記素子分離溝内に充填された絶縁物の上方領域に保護マスクを形成して前記絶縁物をエッチングした後、基板上面を平坦化する工程とを備える半導体装置の製造方法。

【請求項3】請求項2記載の半導体装置の製造方法において、

前記半導体基板に対する素子分離溝及び位置検出溝の形成は、半導体基板の上に同素子分離溝及び位置検出溝の開口パターンに対応して開口されたパターン膜をマスクとして用いたエッチングにて行い、その後、同パターン膜が形成された 状態で前記絶縁物の充填を行うことを特徴とする半導体装置の製造方法。

【請求項4】請求項3記載の半導体装置の製造方法において、

前記平坦化は、前記パターン膜をストッパとした回転研磨法によって行われる ことを特徴とする半導体装置の製造方法。

【請求項5】請求項4記載の半導体装置の製造方法において、

前記半導体基板がシリコン基板であり、前記絶縁物がシリコン酸化膜であり、 前記パターン膜がシリコン窒化膜であり、これらシリコン窒化膜と半導体基板と の間には予めシリコン酸化膜が成膜されることを特徴とする半導体装置の製造方 法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及びその製造方法に係り、詳しくはフォトマスクの位置

請求項2記載の発明は、半導体基板に素子分離溝及び位置検出溝を形成する工程と、前記素子分離溝及び位置検出溝に絶縁物を充填する工程と、前記素子分離 溝内に充填された絶縁物の上方領域に保護マスクを形成して前記絶縁物をエッチングした後、基板上面を平坦化する工程とを備えることをその要旨とする。

# [0018]

上記製造方法によれば、素子分離溝と位置検出溝とに絶縁物を充填した後、素子分離溝内に形成された絶縁物の上方領域に保護マスクを形成してから絶縁物をエッチングするために、位置検出溝内に充填された絶縁物を選択的にエッチングすることができるようになる。更に、このとき素子分離溝と位置検出溝とに絶縁物を充填する際に素子領域に堆積する絶縁物をもエッチングするようにすれば、素子領域と素子分離領域との段差を抑制することができるため、これら両領域の平坦化を容易に行うことができるようにもなる。

# [0019]

請求項3の発明は、請求項2記載の発明において、前記半導体基板に対する素子分離溝及び位置検出溝の形成は、半導体基板の上に同素子分離溝及び位置検出 溝の開口パターンに対応して開口されたパターン膜をマスクとして用いたエッチングにて行い、その後、同パターン膜が形成された状態で前記絶縁物の充填を行うことをその要旨とする。

# [0020]

上記製造方法によれば、パターン膜が形成された状態で絶縁物の充填がなされるため、半導体基板表面を保護しつつ絶縁物を充填をすることができるようになる。しかも、このパターン膜は同絶縁物をエッチングする等、絶縁物の充填以降の工程においても半導体基板を保護するために用いることができる。

# [0021]

請求項4記載の発明は、請求項3記載の発明において、前記平坦化は、前記パターン膜をストッパとした回転研磨法によって行われることをその要旨とする。

上記製造方法によれば、回転研磨法によって素子領域と素子分離領域とを好適 に平坦化することができるようになる。

#### [0022]

請求項5記載の発明は、請求項4記載の発明において、前記半導体基板がシリコン基板であり、前記絶縁物がシリコン酸化膜であり、前記パターン膜がシリコン窒化膜であり、これらシリコン窒化膜と半導体基板との間には予めシリコン酸化膜が成膜されることをその要旨とする。

# [0023]

上記製造方法によれば、素子分離溝及び位置検出溝の形成に用いるマスクとしての、及び絶縁物の充填時やその後の工程における半導体基板の保護膜としての開口パターン膜の有する作用効果を、シリコン窒化膜を用いて好適に奏することができるようになる。更に、シリコン窒化膜とシリコン基板との間にシリコン酸化膜を形成することで、シリコン窒化膜によってシリコン基板にかかる応力を緩和することもできる。

### [0024]

また、シリコン酸化膜との選択比を保ちつつ窒化シリコン膜を除去する工程によって、シリコン酸化膜からなる絶縁物と基板表面との間に段差を設けることができる。この段差は、その後の工程における絶縁物のエッチングを補償する機能を有し、これにより最終的に基板表面と略等しい高さにて同絶縁物を形成することもできる。

#### [0025]

#### 【発明の実施の形態】

以下、本発明にかかる半導体装置をMOS (Metal Oxide Semiconductor)型トランジスタを備えた半導体装置に適用した一実施形態について、図面を参照しつつ説明する。

### [0026]

図1に本発明にかかる半導体装置の断面図を示す。

この半導体装置は、シリコンからなる半導体基板1上に区画形成された素子領域20や素子領域30を備えている。そして、これら各素子領域20、30は、素子分離溝40及び同素子分離溝40内に形成されたシリコン酸化膜(SiO<sub>2</sub>)からなる絶縁物41によって互いに分離されている。これら素子領域20、30上には、様々な素子が形成されるとともに、これらの素子の上方は層間絶縁膜

60で覆われている。

[0027]

更に、半導体基板1上は、アライメントマーク用の溝(位置検出溝)50を備えている。この位置検出溝50内には、素子分離溝40内に形成されている絶縁物41と同じ物質であるシリコン酸化膜からなる絶縁物51が、位置検出溝50の溝縁に満たない高さまで形成されている。このように、位置検出溝50においては、絶縁物51によってその溝が完全に埋め尽くされていないため、素子分離溝40と絶縁物41とを備える素子分離領域が形成された後、例えば、ゲート電極31等の導電膜を形成する際に、ゲート電極のパターン形成のためのマスクと半導体基板1との位置合せに際し、この位置検出溝50と他の領域との段差を用いることができるようになる。

[0028]

なお、上記位置検出溝50内であって、絶縁物51の上方には、例えば、ゲート電極31形成のための膜と同じ物質52が堆積されている。

次に、本実施形態にかかる上記半導体装置の製造方法における製造工程について、図2及び図3を用いて説明する。

[0029]

まずこの製造工程においては、図2(a)に示すように、半導体基板1上に温度950℃、ドライ酸素雰囲気中での熱酸化により20nmのシリコン酸化膜11'を形成し、次に以下の条件で200nmのシリコン窒化膜12aを減圧CV D法にて成膜した後、リソグラフィ技術によってレジスト13をパターニングする。

温度 :770℃

圧力 : 66.5Pa

 $Si_2Cl_2H_2$ ガスの流量 : 1.  $2 \times 10^{-4} \text{m}^3$ /分(標準状態)

 $NH_3$ ガスの流量 : 1.  $2 \times 10^{-3} \text{m}^3$ /分(標準状態)

次に、レジスト13をマスクとして、マグネトロンRIE (Reactive Ion Etc

hing) により、シリコン窒化膜12aとシリコン酸化膜11'とを以下の条件で エッチングすることで、図2(b)に示される態様にて、素子分離溝40及び位 置検出溝50の開口パターンを有するシリコン窒化膜12bとシリコン酸化膜1 1とを形成する。

圧力

: 5. 32Pa

RF (13. 56Hz) パワー: 600W

磁界

: 60Gāūss

CHF<sub>3</sub>の流量 : 4. 0×10<sup>-5</sup>m<sup>3</sup>/分(標準状態)

O<sub>2</sub>の流量 : 5×10<sup>-6</sup>m<sup>3</sup>/分 (標準状態)

Arの流量

:3×10<sup>-5</sup>m<sup>3</sup>/分(標準状態)

そして、硫酸過水によりレジスト13を除去した後、シリコン窒化膜12bを マスクとして、マグネトロンRIEによって以下の条件で半導体基板1をエッチ ングして、図2(b)に示される態様にて、同半導体基板1に素子分離溝(トレ ンチ) 40及び位置検出溝50を、深さ350nmにて形成する。

圧力

: 3. 99Pa

RF (13. 56Hz) パワー: 450W

磁界

: 25Gauss

HBrの流量 : 1. 0×10<sup>-5</sup>m<sup>3</sup>/分(標準状態)

O<sub>2</sub>の流量 : 8. 0×10<sup>-6</sup>m<sup>3</sup>/分(標準状態)

NF<sub>3</sub>の流量 : 1. 5×10<sup>-5</sup>m<sup>3</sup>/分(標準状態)

次に、図2(c)に示すように、HDP-CVD法により、以下の条件にて基 板全面にシリコン酸化膜14を600mm堆積する。

LF (350kHz) ND - : 2850W

HF (13. 56Hz) パワー :1800W

SiH<sub>4</sub>の流量 : 8. 0×10<sup>-5</sup>m<sup>3</sup>/分(標準状態)

〇。の流量

:1. 15×10<sup>-4</sup>m<sup>3</sup>/分(標準状態)

Arの流量

:5.0×10<sup>-5</sup>m<sup>3</sup>/分 (標準状態)

次に、図3 (a) に示すように、レジスト15をマスクとしたリソグラフィ技 術によって、位置検出溝50内に堆積された絶縁物や基板1の表面から突出した 絶縁物を、先の図2(b)に示したシリコン窒化膜12aのエッチング条件と同 じ条件の下、マグネトロンRIEによって400nmエッチングする。このエッ チングによって、同図3(a)に示されるように、位置検出溝50内には、その 溝縁に満たない高さにて絶縁物が残留されるようになる。図3(a)においては 、この位置検出溝50内に残留した絶縁物を絶縁物51aとして表記している。 また、この位置検出溝50内の絶縁物のエッチングと同時に上記シリコン酸化膜 14の突出した領域、すなわち同シリコン酸化膜14の基板面からの高さが他と 比べて相対的に高くなっている領域の上方をエッチングして高さの軽減された絶 縁物14'を形成することで、後の工程において半導体基板1上の平坦化を容易 に行うことができるようにしている。

# [0030]

上記エッチングの後、レジスト15を硫酸過水を用いて除去し、シリコン窒化 膜12bをストッパ膜としてСMP法によって半導体基板1上を平坦化する。こ のときの条件は、回転速度が30 r p m であり、研磨圧力が4.  $9 \times 10^3$  k g  $/m^2$ の条件である。このとき、平坦化されたシリコン窒化膜12cの膜厚は、 100nmとなる。なお、図3(b)においては、平坦化後のシリコン酸化膜に ついて、上記素子分離溝40内に埋め込まれているものを絶縁物41aとして表 記してある。

# [0031]

次に、図3(c)に示すように、熱燐酸によって上記平坦化されたシリコン窒 化膜12cを選択的に除去した後、フッ酸によりシリコン酸化膜11を除去する 。なお、先の図3 (b) の工程において示したように、シリコン窒化膜12cは その膜厚が100nmにて形成されるため、同シリコン窒化膜12cを除去した

時点において、素子分離溝40内に形成された絶縁物の高さは、素子領域20、30の表面の高と比較して100mm高いものとなっている。そして、この素子領域と絶縁物との段差は、上記フッ酸によってシリコン酸化膜11を除去する工程から導電膜のパターニング工程までの間にエッチングされる量に設定することにより、先の図1に示すように素子分離溝40内に形成される絶縁物41の高さと素子領域20、30の高さとを略一致させることができる。なお、図3(c)においては、上記シリコン窒化膜12cとシリコン酸化膜11とを除去した段階において、素子分離溝40内に形成されている絶縁物を41bとして表記した。

### [0032]

そして、この素子領域20、30の表面の高さと絶縁物41の高さが略一致しているにもかかわらず、位置検出溝50内に形成された絶縁物51(図3(c)では、同位置検出溝50内に残留している絶縁物51b)は、先の図1に示されるように、これら素子領域20、30等の高さとの間に段差を有するものとなっている。したがって、素子領域形成後の導電膜等のパターニングに際して、この段差を用いることで、パターニングに用いるマスクと半導体基板1との位置合せを行うことができるようになる。

# [0033]

以上説明した本実施形態によれば、以下の効果が得られるようになる。

(1)位置検出溝50内に形成される絶縁物51の高さが、同位置検出溝50の側壁の高さよりも低いために、半導体基板1における同位置検出溝50とそれ以外との領域との段差を利用して素子分離領域形成後の工程における導電膜形成のめのマスクと半導体基板との位置合せを好適に行うことができる。

### [0034]

(2)素子分離溝40内及び位置検出溝50内に絶縁物14を充填した後、基板1表面から突出した絶縁物や位置検出溝50内に充填された絶縁物を選択的にエッチングすることで、後の平坦化を簡易に行うことができるとともに、位置検出溝50と他の領域との間に段差を形成することができる。

### [0035]

(3)回転研磨法によって素子領域20及び30と素子分離領域とを確実に平

坦化することができる。

(4)シリコン窒化膜12a~12cを用いることで、素子分離溝40及び位置検出溝50形成のためのマスクの役割と、同半導体基板1の保護膜としての役割とを好適に果たすことができる。

# [0036]

(5) 平坦化後のシリコン窒化膜12cの膜厚を調整することで、その後の工程において素子分離溝40内に埋め込まれた絶縁物のエッチング量を見越して、 同絶縁物の表面を所望の高さに形成することができる。

#### [0037]

なお、上記本実施形態は、以下のように変更して実施してもよい。

・上記実施形態においては、素子分離溝及び位置検出溝形成のためのマスクと してシリコン窒化膜を用いたが、これに限られない。

### [0038]

- ・更に、同マスクは絶縁物充填前に除去してしまってもよい。
- ・上記実施形態においては、回転研磨法を用いて半導体基板を平坦化したが、 平坦化の方法はこれに限られない。

#### [0039]

- ・上記実施形態において用いたエッチング手法や膜厚等については、適宜変更 して実施してもよい。
- ・更に、素子分離領域形成後、始めにフォトリソグラフィ技術を用いる工程が必ずしも導電膜を形成する工程でなくてもよい。半導体基板にSTI法によって素子分離領域を形成し、その表面を平坦化した後、任意のパターンを形成するための位置合せを的確に行い得る半導体装置、あるいはその製造方法として本発明は有効である。

### 【図面の簡単な説明】

- 【図1】本発明にかかる半導体装置の一実施形態について、その断面構造を 示す断面図。
- 【図2】同実施形態にかかる半導体装置の製造方法について、その製造手順を示す断面図。

- 【図3】同実施形態にかかる半導体装置の製造方法について、その製造手順を示す断面図。
  - 【図4】素子分離溝の形成手順の一例を示す断面図。
  - 【図5】素子分離溝の形成手順の一例を示す断面図。

# 【符号の説明】

 1、101…半導体基板、11、111…シリコン酸化膜、12a、12b、

 12c、112a、112b、112c…シリコン窒化膜、13、113、15


 、115…レジスト、14…シリコン酸化膜、20、30…素子領域、40、1

 40…素子分離溝、41、41a、41b、51、51a、141a、141b


 、151a、151b…絶縁物、52…物質、60…層間絶縁膜。

【書類名】図面【図1】


【図2】




【図3】





【図4】



【図5】







【書類名】

要約書

【要約】

【課題】STI法による素子分離溝の実現に際し、何ら新たな工程を追加することなく、素子分離領域と素子領域との段差の抑制、並びに位置合せ精度の確保を併せ図ることのできる半導体装置及びその製造方法を提供する。

【解決手段】半導体基板1上には、素子分離溝40や位置検出溝50が形成されている。この素子分離溝40と同素子分離溝40内に形成されている絶縁物41とによって素子分離領域が形成され、同素子分離領域によって半導体基板1が素子領域20や素子領域30に分割されている。また、位置検出溝50には、溝縁に満たない高さまで絶縁物51が形成されている。このような態様にて絶縁物51が形成された位置検出溝50と半導体基板1の他の領域との段差は、前記素子分離領域形成後、導電膜等の形成に際し基板とパターニングのためのマスクとの位置合せに用いられる。

【選択図】

図 1

# 出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社